2013-2017年中国工业地产行业发展前景与投资战略规划分析报告 13页

'1电源背景开关电源的发展现状和趋势开关电源被誉为高效节能电源,它代表着稳压电源的发展方向,现已成为稳压电源的主要产品"高效节能和保护环境己成为当今世界的共识,世界各国已经陆续对家电与消费电子产品的待机功耗与效率开始实施越来越严格的省电要求"节能开关电源的关键是要进一步减少电源工作损耗,使绝大部分功率送到负载上,自身损耗应越小越好,在能量传输系统中提高电源的工作效率"随着电力电子技术的高速发展,开关电源得到了广泛的应用,而日新月异的高科技产品也对开关电源提出了更高的要求"开关电源的模拟控制已比较成熟,但却又无法克服的缺点,现已开发出数字控制技术"主要有以下两种方法:第一种是单片机通过外接A一D转换芯片进行采样,采样后对得到的数据进行运算和调节,再把结果通过D一A转换后传到PWM芯片中,实现单片机对开关电源的间接控制"第二种是通过高性能数字芯片如DSP对电源实现直接控制,数字芯片完成信号采样A一D转换和PWM输出等工作,由于输出的数字PWM信号功率不足以驱动开关管,需通过一个驱动芯片进行开关管的驱动"这样就可以简化控制电路的设计,由于这些芯片与比较高的采样速度和运算速度,可以快速有效的实现各种复杂的控制算法,实现对电源的有效控制,有较高的动态性能和稳压精度"随着数字芯片和电源技术的发展,现在出现了为电源控制而开发出来的控制处理器,它主要由高速A一D转换器,数字PID补偿器和数字PWM输出三部分组成,反馈环路的控制由它来完成,中央处理器作为管理模块应用在电源上"采用新的技术大大降低了A一D转换需要的时间,可以达到兆赫级采样频率。虽然数字控制有着明显的优势,但它还不能完全满足开关电源的要求,而能达到要求的又过于昂贵,所以应用还并不广泛"但随着控制处理器技术的提出,数字控制技术在开关电源中必将得到广泛的应用"开关电源的未来趋势:1.高频化高频化是目前开关电源技术发展的主要方向之一,也是高频开关电源整流器发展的主要趋势之一"2.模块化模块式结构除了具有很强的适应性外,还有一些很重要的优点,如:系统初始投资少!扩容非常方便!安装运输方便!冗余方式工作额外投入很少!维护快捷方便等"3.智能化智能化是现代通信系统对其基础供电电源高标准要求的必然结果,是新型单片机技术在开关电源领域应用的完美体现"4.标准化目前高频开关整流器产品在设计时需满足的标准,除自身规范要求外,主要有电磁兼容标准和安全标准两种"对于开关电源的设计,先进的功率半导体器件可以方便的得到!先进的电路拓扑和控制方式已经开始应用,现在所应该做的就是想办法去实现,以提高技 术水平,同时创造更好的应用机会和市场份额"数字化控制器简介随着电力电子技术的高速发展,开关电源得到了广泛的应用,而日新月异的高科技产品对开关电源提出了更高的要求"开关电源模拟控制技术发展了很多年,己经比较成熟,但是却无法克服固有的缺点"而开关电源采用全数字化控制与模拟控制相比,具有以下优势川:1.数字控制器温度漂移小,抗干扰能力强,稳定性好,系统的可靠性高易于标准化"由于数字控制芯片的高可靠性,必然导致整个变换器系统的可靠性提高"2.可以有效的提高电源的一致性,克服模拟控制带来的产品性能分散性在模拟控制应用中,不可避免地将遇到因器件参数离散造成的电源性能偏差,只有在设计时不断的调整系统参数来尽量减小参数分散性对系统性能的影响;在数字控制应用中,由于采用统一标3.系统监控和维护方便"系统一旦出现故障,可以很方便地通过RS232接口或者RS485接口或者USB通讯接口进行调试!故障查询!历史记录查询故障诊断!软件修复等;也可以通过MODEM或者节尾b/SNMP网络远程操作这样就可以以较低的成本完成自我校正和远程服务,也给厂家的售后服务带来很大的方便-.日,"4.采用数字控制方案,使得许多高级!复杂的算法有可能通过数字控制器来实现"相对于传统的应用广泛的PID控制器,在上个世纪,人们提出许多高级!复杂的控制策略以满足用户对控制特性的越来越高的要求,其中应用比较成功的有模糊控制!神经网络控制!无差拍控制!自适应控制等-21.-24]"这些新型的控制策略,与传统的PID控制策略一起使用,可以取长补短,有效的提高系统的性能"因此使用数字技术来设计和开发开关电源势在必行"目前实现开关电源数字控制主要有以下两种方法"使用单片机通过外接AD转换芯片进行采样,采样后对得到的数据进行运算和调节,再把结果通过DA转换后传到P删芯片中,实现单片机对开关电源的间接控制"这种方法的技术目前已经比较成熟,设计方法容易掌握,不但克服了模拟控制的固有缺陷,而且对单片机的要求不高,成本比较低"但是控制电路由于用多个芯片,电路比较复杂;单片经过AD/DA转换,有较大时延,势必影响电源的动态性能和稳压精度"也有的单片机集成了PWM输出,但开关电源的高频化发展,一般单片机的时钟频率有限,产生的PWM输出频率和精度成正比,无法产生足够频率和精度的PWM输出信号,并且单片机采用的是冯诺依曼总线结构,所以在运算量大的实时控制系统中很难有所作为"使用高性能数字芯片如DSP对电源进行直接控制,数字芯片完成信号采样AD转换和PWM输出等工作,由于输出的数字PWM信号功率不足以驱动开关管,需要通过一个驱动芯片进行开关管的驱动"这样就可以简化控制电路的设计,由于这些芯片有较高的采样速度(TMS320AD/DA转换一次完成只需SO0ns)和运算速度,可以快速有效的实现各种复杂控制算法,实现对电源的有效控制,有较高的动态性能和稳压精度"但是DSP芯片结构复杂,所有任务共享处理器内核寄存器!内部和外部存储器!OMA引擎以及10外设等资源,这些任务通常被称为/线程0"一个任务很有可能和其他任务相互影响,这类影响一般 出乎人们的意料,不容易察觉"而且,大部分DSP算法必须/实时0运行,因此,意外的延时或者等待都会导致系统出现故障"另外传统通用的DSP,数据传输仍然是串行的,并非针对实时信号处理而设计,数据的输入输出能力相对于其处理能力要低得多,在一些电力电子系统的控制中,难以满足实时性,因此性能受到一定的限制"当实际要求进行更高速的处理运算时,他的运算速度和输入至输出的延时使得系统很难达到要求的精度"而一些具有并行处理能力的DSP其价格一般很高,多是为实现特定功能而设计的,通用性比较差"电源数字控制技术的发展可编程逻辑器件的发展及其特点随着微电子设计技术与工艺的发展,数字集成电路从电子管!晶体管!中小规模集成电路!超大规模集成电路(VLSIC)逐步发展到今天的专用集成电路(ASIC)"ASIC的出现降低了产品的生产成本,提高了系统的可靠性,缩小了设计的物理尺寸,推动了社会的数字化进程"但是ASIC因其设计周期长,改版投资大,灵活性差等缺陷制约着它的应用范围"可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步"从早期的只能存储少量数据,完成简单逻辑功能的可编程只读存储器!紫外线可擦除只读存储器和电可擦除只读存储器,发展到能完成中大规模的数字逻辑功能的可编程阵列逻辑和通用阵列逻辑,今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的复杂可编程逻辑器件(CPLD)和现场可编程逻辑器件(FPGA)"随着工艺技术的发展与市场需要,超大规模!高速!低功耗的新型FPGA/CPLD不断推陈出新"新一代的FPGA甚至集成了中央处理器或是数字处理器内核,在一片FPGA上进行软硬件协同设计,为实现片上可编程系统提供了强大的支持"现场可编程门阵列(FPGA)是由大量的门和触发器组合在一起的积木式结构的芯片,是在全定制ASIC的基础上发展出来的,它克服了全定制AS工C不够灵活的缺点,非常适合大规模数字信号处理和数字控制场合"FPGA作为一种大规模可编程逻辑硬件平台,其具有如下特点:(l)速度快:虽然不同公司不同系列的FPGA/CLPD的速度各不相同,但其运行的时钟均可达几十MHZ甚至一百多MHz,已是远大于DSP和各类的微控制器"现在也已有3OOMHz的产品问世"(2)规模大"目前市场上FPGA的密度从几千系统门到数百万系统门"在电源控制系统设计过程中,可以把所有的外电路在一片芯片中完成,减少PCB的面积,提高系统可靠性"(3)灵活性大"由于FPGA不仅对其内容可重复编程,对其工/0口也可以重新配置"这样,当发现现有的系统有缺陷或需要对系统进行升级时,则有可能不需要改变PCB,而只对FPGA重新编程即可,从而降低成本,缩短开发周期"(4)设计开发简单"为了提高工作效率,FPGA的开发软件中集成有不同的开发方式,以适应各种不同的电子工程师的需要,如原理图设计方法!ABEL语言和 HDL语言(包括VHDL语言和veril"9HDL语言)"日前,使用最广泛的是HDL语言,可大大降低硬件电路设计的难度,根据系统的行为和功能需求,/自上而下0地逐层进行设计描述!综合!优化!仿真与验证,直到完成整个器件的设计"另外,还可以利用各FPGA公司提供的功能内核(工P核),使设计更加快速和灵活"(5)由于FPGA规模大!速度快,所以在FPGA内可以实现各种复杂的功能,如32位算法函数!流水线乘法等复杂逻辑,以及复杂的控制函数和高精度的速度调节等控制功能"可编程器件在电力电子控制技术中的应用数字化控制已广泛应用于电力电子电路的各个方面,满足了电力电子电路日趋高频化和复杂化的发展需要,在提高系统效率!改善系统性能等方面发挥着越来越重要的作用"目前,单片机在电力电子电路的控制系统中应用已经比较成熟;DSP!FPGA也在电力电子电路的控制系统中得到了日益广泛的应用"随着电力电子电路的日趋高频化和复杂化,各种控制芯片的混合使用将成为控制电路的研究热点川"(1)单片机+DSP结构:比如,在UPS中,DC/DC!AC/DC的控制可以采用单片机,而DC/AC的控制则采用运算速度和频率更高的DSP芯片"(2)DSP+FPGA结构:DSP具有软件的灵活性,而FPGA硬件集成度高,使其具有强大的并行处理能力,提高了系统运行效率,能够处理复杂算法"因此,本结构有助于在设计中协调软!硬件之间的关系"(3)嵌入DSP模块的FPGA:将具有基本数字信号功能的DSP模块嵌入到FPGA中,这样FPGA提供的DSP性能可以达到每秒1280亿次MAC(乘法并累加),这将大大高于目前主流DSP的性能"因此,也成为目前研究的一大热点"实际设计中,任意任务或者线程的实现不论使用DSP还是FPGA,其复杂程度都差不多"FPGA能够更自然地实现大部分数字信号处理算法"每一任务都分配有自己的资源,独立运行"类似汇编语言的程序中处理连续流信号过程链的每一步,为每一步提供专用资源,使得吞吐量大大提高"另外,可以根据任务需求来定制FPGA资源分配"按照逻辑划分来分解任务"这有助于定义好任务之间的接口,大大消除了任务之间意外的相互影响"由于每一任务都能连续运行,对存储器的要求大大低于DSP,而DSP必须以批处理的方式来缓冲数据和程序"由于FPGA在整个器件中分配存储器资源,每一任务几乎都永久分配了所需的专用存储资源"这样实现了任务之间的高度隔离"结果,对一个任务的修改不会导致另一任务出现异常行为"因此,开发人员能够以可预测的方式更合理直接地隔离并修复缺陷"FPGA划分!测试台以及仿真模型的应用提高了集成和回归测试的效率,能够迅速隔离问题,加速了开发过程,简化了产品维护,并能够方便地增加新功能"这是FPGA相比于DSP开发过程的关键优势,随着设计复杂度的提高以及开发团队规模的扩大,这一优势会更加突出"本课题研究的目的及意义 （模拟）数字控制技术2数字系统设计技术及相关背景数字系统设计理论概述..........................................,,7电子技术的发展,特别是专用集成电路(ASIC)设计技术的日益进步和完善,推动了数字系统设计的迅猛发展"其经历了从分立元件!小规模集成电路(551)!中规模集成电路(MSI)!大规模集成电路(LSI)到超大规模集成电路(VLSI)的发展过程"数字系统是对离散形式的数字信息进行存储!传输!处理的逻辑子系统的集合物"通常把门电路!触发器等称为逻辑器件"将由逻辑器件构成,能执行某单一功能的电路,如计数器!译码器!加法器等,称为逻辑功能部件,把由逻辑功能部件组成的能实现复杂功能的数字电路称为数字系统"复杂的数字系统可以分割成若干个子系统,例如计算机就是一个内部结构相当复杂的数字系统"不论数字系统的复杂程度如何,规模大小怎样,就其实质而言皆为逻辑问题,从组成上说,是由许多能够进行各种逻辑操作的功能部件组成的,各种功能部件之间有机配合,协同工作"这类功能部件,可以是小规模集成电路(551)部件,也可以是各种MSI!Lsl逻辑部件,甚至可以是CPU芯片"2.1.1数字系统的基本模型......................................,,7数字系统的基本结构由输入部件!输出部件以及逻辑系统组成"逻辑系统由存储!处理!控制三大子模块构成"存储部分和处理部分都是在控制部分的命令下动作,属于执行部件"如图,存储和处理部件之间由传输线相互连接"存储部件获得信息,传送到处理器进行加工处理,之后将处理过的信息又送回到存储电路存储"当信息被 传送到处理器处理时,存储电路将保存并不断的提供信息"这种活动在数字电路中是周期性发生的"系统控制单元对系统外部的输入!输出控制信号使本系统能够与其他系统协调一致工作"其输入控制信号也可能是其他系统的输出控制信号"数字系统的基本结构表明,系统内部总是存在有反映由输入数据到输出数据变化过程的数据流和控制信号变化过程的控制流"2.1.2数字系统的设计方法电子设计自动化(EDA)工具给电子设计带来了巨大变革,尤其是硬件描述语言的出现和发展,解决了传统用电路原理图设计大系统工程时的诸多不便"对于小的集成电路或者分立元件组成的电路,可以采用传统的真值表!卡诺图!状态方程组等方法进行设计"但是对于复杂的数字系统,其输入输出变量以及内部状态变量很多,采用传统的设计方法很难实现,因此必须从系统的总体出发来描述和设计-5."数字系统的设计通常有两种设计方法:一种是自底向上的设计方法;一种是自顶向下的设计方法=0"(1)自顶向下法自顶向下(TOP一DOWN)是从抽象定义到具体实现,是从高层次到底层次逐步求精的分层次!分模块的设计方法"其设计的具体步骤为:先根据系统总体功能要求,进行系统功能级设计;之后按一定的标准将整个系统划分为多个子系统;再将各个子系统划分成若干功能模块,针对各个功能模块进行逻辑级电路设计"在此过程中需要特别注意对系统的划分,如果划分的子系统过少,那么有些子系统就会由于包含的功能模块太多,从而使得设计复杂不易实现,就失去了模块化设计的优点;如果系统划分过于仔细,将造成系统之间的连线过于复杂,容易出错"(2)自低向上法自底向上的设计过程从最底层设计开始"根据系统的功能要求,通过对具体的器件!逻辑部件进行相互连接!修改和扩大,构成所需要的系统"使用这种方法进行数字系统的设计,在设计成本和开发周期方面都优于自顶向下法,但是由于设计是从底层开始,因此其系统整体的最优性无法保证"自顶向下设计法能够得到设计需求的最优结果,但设计产生逻辑级电路的功能往往是不标准的,因此该方法在设计定制电路中较多用"自低向上的设计法是基于已有器件或者设计分析来分解的,虽然未必能使整体设计达到最优,但该设计方法可以最大限度的利用已有设计成果(如宏单元等),减小设计开销,缩短开发周期,具有良好的经济性,多用于基于现有芯片的设计中"比较以上所述两种设计方法,其各有优缺点,设计者可以根据自己的具体情况,权衡利弊,选一种适合自己的设计方法"子系统的划分称为数字系统的初步设计,然而对子系统的划分,不能过多但也不能太少因此对其进行划分要遵循一定的原则"(1)对设计的总体任务进行清楚的描述,找出对要解决问题更简洁!清楚的描述;(2)各子系统所要完成的功能清楚!明确,是否可以再划分;(3)各个子系统之间逻辑与控制关系明确;(4)控制部分与被控部分之间的控制关系明确" 2.2.2Cyclone系列芯片介绍本文采用的控制芯片是Altera公司推出的低成本FPGA,Cycl"ne系列芯片"该系列芯片主要定位在大量,且对成本敏感的设计中"Cyclone器件采用0.13um的工艺制造,其内部有锁相环!RAM块,逻辑容量20060个LE3cyclone系列FPGA特性见表2一1" 每一个LAB由10个LE!LE进位链!LAB控制信号!内部连线!LUT链和寄存器链连接线组成"LAB局部互连能够驱动同一LAB中的LE"行互连,列互连以及同一LAB中LE的输出驱动L朋局部互连"左右两侧的相邻LAB,PLL和M4KRAM块也可以通过直接互连驱动LAB局部互连"Cyc10neFPGA的时钟资源:Cydone内部有8个内部全局时钟网络,可以由全局时钟管脚CLKO一3!复用的时钟管脚DPCLKO~7!锁相环(PLL)或者是内部逻辑来驱动"CycloneFPGA中的PLL只能由全局管脚CLKO~3来驱动"CLKO和CLKI可以作为PLLI的两个可选的时钟输入端,也可以作为一对差分LVDS的时钟输入管脚,CLKO作为正端输入(L珊SCLKlp),而CLKI作为负端输入(LVDSCLKin)"同样,CLKZ和CLK3可以作为PLLZ的两个可选的时钟输入端,也可以作为一对差分L切S的时钟输入管脚,如图2一5所示" Cyc10ne的管脚可以支持单端和差分LVDS的接口电平,支持PCI总线标准,其工OE内部示意图如图2一6所示"管脚上有可编程的上拉电阻,可选的PCI嵌位二极管和总线保持电路"输出驱动器可以控制驱动电流强度!反转斜率和漏极开路输出"Altera公司为Cycl"ne的低成本方案专门设计了一种低成本串行加载芯片,有EPCSI和EPCS4两款"Altera公司的Cycl"ne系列芯片与其他高性能的芯片比起来,功能更加简单!基本,结构简单,封装布线更加简化,尺寸更小,价格更是低廉很多"非常适合对成本要求严格的设计"结合成本和本课题需求,选用CyeloneEPIC12Q240CS芯片.2.3FPGA的设计流程一般来说,完整的FPGA设计流程包括电路设计与输入!功能仿真!综合!综合后仿真!实现!布线后仿真与验证!板级仿真验证与调试等主要步骤=.4一,",,如图2一7所示" (1)电路设计与输入电路设计与设计输入是指通过某些规范的描述方式,以开发软件要求的某种形式表达出来,将设计者的电路构思输入给EDA工具"输入有多种方式,可以原理图输入,硬件描述语言输入,或是原理图和硬件描述语言相结合的混合输入"(2)功能仿真(前仿真)电路设计完成后,要用专用的仿真工具对设计进行功能仿真,验证电路功能是否符合设计要求"(3)综合优化综合是指设计输入之后从高层次系统行为设计向门级逻辑电路设计转化的过程,即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)"优化是指对于上述综合生成的网表,按一定要求,如按面积最小或是速度,根据布尔方程功能等效的原则,对逻辑进行化简,用更小更快的综合结果代替一些复杂的单元,把逻辑描述转化为最适合在器件中的实现形式,并与指定的库映射生成新的网表,这是减小电路规模的一条必由之路"(4)综合后仿真综合完成后需要检查综合结果是否与原设计一致,做综合后仿真"在仿真时,把综合生成的标准延时文件反标注到综合仿真模型中去,可估计门延时带来的影响"综合后仿真虽然比功能仿真精确一些,但是只能估计门延时,不能估计线延时"设计的电路必须在布局布线前验证电路功能是否有效" (5)实现与布局布线综合结果的本质是一些由与!或!非门,触发器,RAM等基本逻辑单元组成的逻辑网表,它与芯片实际的配置情况还有较大差距"此时应用FPGA厂商提供的软件工具,根据所选芯片的型号,将综合输出的逻辑网表适配到具体FPGA器件上,这个过程叫实现"布局是将己分割的逻辑小块放到器件内部逻辑资源的具体位置,并使他们易于连线,且连线最少"布线是利用器件的布线资源完成各功能模块之间和反馈信号的连接"同时提取有关延时参数,生成一个门级网表和用于下载到FPGA的文件"(6)时序仿真与验证(后仿真)是利用在布局布线中获得的精确参数再次验证电路的时序"它是考虑了内部器件延时和联系延时的仿真,经过这次仿真,可以确保设计与实际电路基本一致"(7)板级仿真与验证在有些高速设计情况下还需要使用第三方的板级验证工具进行仿真与验证"(8)调试与加载配置布线和后仿真完成之后,就可以开始把所生成的编程文件下载到FPGA中"总结:在设计过程中,任何仿真或验证步骤出现问题,就需要根据错误的定位返回到相应的步骤更改或者重新设计"2.4开发工具及设计语言随着集成电路设计变得越来越复杂,门级电路描述不易于管理和理解的缺点显得越来越突出,这使得用更抽象的方法表达电路设计成为必要"就像20世纪70年代高级编程语言取代汇编语言一样,从20世纪90年代以来,硬件描述语言(HDL)整逐步取代门级原理图"逻辑综合工具可以完成HDL到门级电路的转化"在电路设计中使用HDL和逻辑综合工具不再是一种选择,而是一种必要"HDL是硬件描述语言(HardwareDesCriPtionLanguage)的缩写"HDL有多种,但最流行和通用的只有veril"9HDL和vHDL两种"veri1OgHDL起源于1983年的GDA(GarewayDesignAutomation),而HDL出现较晚,最初是由美国国防高级研究局(DARPA)创立的"VHDL是VeryHighSpeedIntegreteredCireuitHDL的缩写"vHnL是在ADA语言基础上发展起来的"尽管VHDL得到美国国防部的支持,并于1987年成为工EEE标准(工EEEStandard1076一1987),但由于ADA语言的使用者远远少于C语言,它的普及程度也就远远落后于Veri1OgHDL" Veril"9HDL是在应用最为广泛的C语言基础上发展起来的一种硬件描述语言,它是由GDA公司的Phi1Moorby于1983年创建的,最初只设计了一个仿真与验证工具"之后又陆续开发了相关的故障模拟与时序分析工具"1985年Mo二by推出了它的第三个商用仿真器Veri109一XL,获得了巨大的成功,从而使Veri1OgHDL成为该公司的独家专利"1990年CADENCE公司公开发表了VerilogHDL,并成立OVI(OpenVeri1OgInternational)组织以促进#VerilogHDL语言的发展"1995年VerilogHDL成为工EEE标准,即工EEEStandard1364一19951.一-l"Veril"9HDL简单而优美"描述硬件单元的结构简单且易读"相比较而言,vHDL的长度是VerilogHDL的两倍"设计者只要学会Verilog一门语言,就可以应付逻辑设计中所有方面的事情"例如在设计中,所需要的功能模块!层次结构!测试向量以及人及交换等都可以用Verilog来实现"Veri109HDL不仅简单!规范,而且容易学习和掌握"它非常类似于C语言编程"因为c语言是一种应用最为广泛的编程语言,绝大部分设计者都熟悉c语言,所以学习VerilogHDL也就容易多了"在美国的许多著名高校如斯坦福大学!南加州大学等,都将VerilogHDL作为主要的授课内容,这与我国高校偏重VHDL语言教学的现实形成了明显反差"基于VerilogHDL所具有的优点,本课题中使用的就是VerilogHDL语言"2.5QuartusH简介1.本设计主要在硬件描述开发环境Quart"5117.2下完成的"QuartuS117.2是Altera公司的FPGA开发工具,界面友好!使用便捷,被誉为业界最易学习的EDA软件"它支持原理图!VHDL语言和Alte:公司自己的语言AHDL的文本文件,以及波形!ED工F等格式的文件为设计输入,也支持这些文件的任意混合设计"其硬件描述语言输入提供模板输入法,可以大大提高输入速度和准确率-.g,"#逻辑综合工具是把HDL语言翻译成最基本的与或非门的连接关系(网表),输出edf八qm文件,导给CPLD/FPGA厂家的软件进行试配和布线的工具"虽然Altera设计综合软件的经验还不够丰富,但是只有Altera自己对其芯片的内部结构最了解,所以Quar七usll其内嵌综合工具的一些优化策略甚至优于其他专业综合工具"QuartuSH集成的实现工具主要有AssignmentEditor(约束编辑器卜LogicLock(逻辑锁定工具)!PoworfitFitter(布局布线工具)!ChipEditor(底层编辑器)!DesignSpaCeExp1O:er(设计空间管理器)和DesignAssistant(检查设计可靠性)等"Quartusn内嵌的后端辅助工具主要有ASSemb1er(编程文件生成工具)!Programlner(下载配置工具)和PowerGauge(功耗仿真器)"Quartusll具有门级仿真器,可以进行功能仿真和时序仿真,能够产生精确的仿真结果"为了方便设计者充分利用己有资源,Atera公司提供了许多免费的仲软核,如DFF触发器!全加器等"另外也支持主流的第三方EDA工具,如Synopsys!Candenee!Synplicity!Mentor等"由于其仿真的测试矢量文件(*.VeC格式简单,可以采用外部生成后输入到A1七era仿真环境中的方注.,所以增强后的QuartuSll仿真能 力较强"'